

### PATENT ABSTRACTS OF JAPAN

(21) Application number: 11206516

(51) Intl. Ci.: H04N 9/07

(22) Application date: 21.07.99

(30) Priority:	(71) Applicant: CANON INC	
publication: 09.02.01	(72) Inventor: HAYASHI HIDETOSHI SHINOHARA MASATO KOUCHI TETSUNOBU (74) Representative:	
(84) Designated contracting states:		


## (54) IMAGE PICKUP UNIT AND **IMAGE PICKUP SYSTEM USING THE SAME**

(57) Abstract:

PROBLEM TO BE SOLVED: To make it unnecessary to require a high reading speed in a moving picture, and to prevent deterioration of a picture due to thinning-out.

SOLUTION: This image pickup unit is provided with plural picture elements for outputting signals in plural colors and a reading means for defining 16 picture elements with horizontal 4 picture elements and vertical 4 picture elements as one group, and for reading the plural chrominance signals by addition scanning from the group. The reading means adds the plural picture element signals so that the spatial color array of each color before addition can be made the same as the spatial color array of each color after addition.

COPYRIGHT: (C)2001,JPO



# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-36920 (P2001-36920A)

(43)公開日 平成13年2月9日(2001.2.9)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H04N 9/07

H 0 4 N 9/07

A 5C065

# 審査請求 未請求 請求項の数10 OL (全 9 頁)

弁理士 山下 穣平

(21)出願番号	特願平11-206516	(71)出願人	000001007	
			キヤノン株式会社	
(22)出顧日	平成11年7月21日(1999.7.21)		東京都大田区下丸子3丁目30番2号	
		(72)発明者	林 英俊	
			東京都大田区下丸子3丁目30番2号	キヤ
			ノン株式会社内	
		(72)発明者	篠原 真人	
			東京都大田区下丸子3丁目30番2号	キヤ
			ノン株式会社内	
		(74)代理人	100065385	


最終頁に続く

### 

### (57) 【要約】

【課題】 動画における高い読み出し速度を必要とせ ず、なお且つ間引きによる画像劣化を避ける。

【解決手段】 複数色の信号を出力する複数の画素と、 水平方向4画素及び垂直方向4画素の16画素を1グル ープとし、該グループから加算走査により複数の色信号 を読み出す読み出し手段とを備え、読み出し手段は、加 算前の各色の空間的色配列と、加算後の各色の空間的色 配列が同じになるように複数の画素の信号を加算する。



2

【特許請求の範囲】

【請求項1】 複数色の信号を出力する複数の画素と、 水平方向4画素及び垂直方向4画素の16画素を1グル ープとし、該グループから加算走査により複数の色信号 を読み出す読み出し手段とを備え、

1

前記読み出し手段は、加算前の各色の空間的色配列と、 加算後の各色の空間的色配列が同じになるように複数の 画素の信号を加算することを特徴とする撮像装置。

【請求項2】 所定の基本色配列を持つ複数の画素からなる構成要素を複数配列した画素部と、

前記構成要素のそれぞれから複数色の信号を読み出し、 同じ構成要素内又は/及び異なる構成要素間で同一色毎 に加算走査する読み出し手段とを備え、

前記読み出し手段は、加算前の各色の空間的色配列と、 加算後の各色の空間的色配列が同じになるように複数の 画素の信号を加算することを特徴とする撮像装置。

【請求項3】 所定の基本色配列を持つ複数の画素がらなる構成要素を複数配列した画素部と、

複数の画素の信号を加算走査して、複数色の信号を読み 出す読み出し手段とを備え、

前記読み出し手段は、加算前の各色の空間的色配列と、 加算後の各色の空間的色配列が同じになるように複数の 画素の信号を加算するとともに、前記複数色の少なくと も1つの色は、斜め方向に配列された画素のみの信号を 加算した色信号であることを特徴とする撮像装置。

【請求項4】 請求項1~3のいずれかに記載の撮像装置において、前記読み出し手段は、複数の画素の信号の間引き走査を行うことを特徴とする撮像装置。

【請求項5】 請求項1に記載の撮像装置において、加 算される各色の画素の範囲が空間的に重複することを特 30 徴とする撮像装置。

【請求項6】 請求項1~5のいずれかに記載の撮像装置において、前記加算走査による信号読み出しを行う第1の読み出しモードと全画素の信号読み出しを行う第2の読み出しモードを切り換える切り換え手段を有する撮像装置。

【請求項7】 請求項1~6のいずれかに記載の撮像装置において、インタレース駆動を行うことを特徴とする 撮像装置。

【請求項8】 請求項1~7のいずれかに記載の撮像装置において、前記色フィルターは、G (緑) 色フィルター、R (赤) 色フィルター、B (青) 色フィルターであることを特徴とする撮像装置。

【請求項9】 請求項1~8のいずれかに記載の撮像装置において、前記加算は、前記複数色の色フィルターのうちの第1の色フィルターが配された斜め方向の画素の信号の加算と、第2及び第3の色フィルターが配された水平方向及び垂直方向の画素の信号の加算とであることを特徴とする撮像装置。

【請求項10】 請求項1~9のいずれかに記載の撮像 50 し手段とを備え、前記読み出し手段は、加算前の各色の

装置と、該撮像装置へ光を結像する光学系と、該撮像装置からの出力信号を処理する信号処理手段とを有することを特徴とする撮像システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は撮像装置及びそれを 用いた撮像システムに係り、特に複数の画素に複数色の 色フィルターが対応して配された撮像素子を備えた撮像 装置及びそれを用いた撮像システムに関する。

10 [0002]

【従来の技術】カラーフィルターを有した固体撮像素子は動画を撮影するビデオカメラや静止画を撮影する電子 スチルカメラ等、各種映像機器で利用されている。

【0003】近年、半導体技術の進歩により数百万画素の撮像素子が開発され、高解像度が要求される電子スチルカメラ等において実用化されているが、画素数がそのような数百万画素を越える高解像度のカメラであっても、動画(必ずしも高解像度である必要はない)を撮影できることが要求される場合がある。しかしながら、そのような高解像度のカメラは静止画用であり、動画を撮影することは困難である。これは画素数が多くなればそれに比例して撮像素子の信号を読み出すのに要する時間が増大してしまうことによる。

【0004】この問題を解決するために従来、動画を撮影する場合には、撮像素子の信号の読み出し周波数を静止画の場合より高くしたり、撮像素子の信号を間引く等により実質的に画素数を少なくして読み出す技術が提案されていた。

[0005]

【発明が解決しようとする課題】しかしながら、上記の 撮像素子の信号の読み出し周波数を切り替えて高い周波 数で読み出す技術では、要求される解像度が高くなり駆 動周波数が高くなると回路の応答性や消費電力等の実用 化の上で多くの課題がある。

【0006】また、動画に必要な画素だけ間引いて読み出した場合、実際の情報が欠落するので必ずしもきれいな画像は得られない。

【0007】本発明は、上述したような従来技術の問題点に着目したものであり、高精細の静止画に関しては高画素のセンサーを全画素で読み出し、動画に関しては画素を加算して読み出し、動画における高い読み出し速度を必要とせず、なお且つ間引きによる画像劣化を避けることができる撮像装置及び撮像システムを提供することを目的とする。

[0008]

【課題を解決するための手段】本発明の撮像装置は、複数色の信号を出力する複数の画素と、水平方向4画素及び垂直方向4画素の16画素を1グループとし、該グループから加算走査により複数の色信号を読み出す読み出しまたとを備え、前記読み出しまたは、加算前の8年の

20

空間的色配列と、加算後の各色の空間的色配列が同じに なるように複数の画素の信号を加算することを特徴とす るものである。

【0009】また本発明の撮像装置は、所定の基本色配列を持つ複数の画素からなる構成要素を複数配列した画素部と、前記構成要素のそれぞれから複数色の信号を読み出し、同じ構成要素内又は/及び異なる構成要素間で同一色毎に加算走査する読み出し手段とを備え、前記読み出し手段は、加算前の各色の空間的色配列と、加算後の各色の空間的色配列が同じになるように複数の画素の信号を加算することを特徴とするものである。

【0010】また本発明の撮像装置は、所定の基本色配列を持つ複数の画素からなる構成要素を複数配列した画素部と、複数の画素の信号を加算走査して、複数色の信号を読み出す読み出し手段とを備え、前記読み出し手段は、加算前の各色の空間的色配列と、加算後の各色の空間的色配列が同じになるように複数の画素の信号を加算するとともに、前記複数色の少なくとも1つの色は、斜め方向に配列された画素のみの信号を加算した色信号であることを特徴とするものである。

【0011】本発明の撮像システムは、上記本発明の撮像装置と、該撮像装置へ光を結像する光学系と、該撮像装置からの出力信号を処理する信号処理手段とを有することを特徴とするものである。

#### [0012]

【実施例】以下、本発明の実施例について図面を用いて 詳細に説明する。

【0013】図1は、本発明に基づく加算方式の概念図 である。図1 (a) の10は加算する前の一般的なベイ ヤー配列であり、R、Bの間に市松状にGが配置されて いるフィルター構成図である。この図1 (a) を用いて 本発明による加算方式について説明する。ここで、R, Bの間に市松状にGが配置されている2×2の4画素 が、基本色配列を持つ1つの構成要素である。そして、 隣接する4つの構成要素を1つのグループとする。ここ でGに関してはその構成要素内で斜め2画素を加算す る。11は加算するG画素を囲ったものである。構成要 素内で、R, Bに関しては基本的にはその構成要素内の R、B画素をそれぞれ選択するだけであるが、近接する 4構成要素間の同色の4画素(1グループ内の同色内の 4 画素) を加算する方式を取る。これにより、水平・垂 直の両方向で加算が行われる。13Rは加算するR画素 (加算されるR画素は○で囲われている) の4画素を点 線で結んだものであり、13Bは加算するB画素(加算 されるB画素は□で囲われている)の4画素を点線で結 んだものである。図1 (a) に示されるように、一つの グループ内で加算されるG画素の範囲(11)、加算さ れるR画素の範囲(13R)、加算されるB画素の範囲 (13B) は空間的に重複している。また、12は加算 加算方式では選択されない画素は、点線で示されるGに限定されている。このような加算方式を行った結果、図1(b)に示すように、図1(a)と同様の、R, Bの間に市松状にGが配置されているベイヤー配列14となり、加算後でもその画素配列は加算する前と同じであり、これにより実質の画素数を1/4に落として動画モードとして使用することができる。

【0014】図2は本発明に基づく他の加算方式の概念図である。ここではGに関しては図1の実施例と同じように構成要素内での斜め2画素加算である。一方、R, Bに関してはグループ内の構成要素間で水平方向、垂直方向の3画素を加算する方式をとる。ここでは、読み出されない画素には図1のようなG(点線で示される)の画素だけではなく、R, Bの画素も加算されない画素ができる。図2において、12G, 12R, 12BはよみだされないG, R, B画素を示し、G, R, Bはそれぞれ点線で示されている。この加算方式でも図2(b)に示すように、図1(b)と同様な、R, Bの間に市松状にGが配置されているベイヤー配列14となる。このように、Gの2画素、R, Bの4画素加算の組み合わせだけでなく、Gの2画素に対し、R, Bはいくつの画素で加算してもよい。

【0015】図3は図1の加算方式を実現するため概略的な読み出し回路の回路構成図である。図3において、16は図1(a)のR,G,Bの各画素がベイヤー配列された画素部である。図3中、上方にG画素の信号を読み出す回路が配され、17,18-1は画素部16のG画素からの信号を読み出すためのトランジスタTG11~TG16,TG21~TG26、19-1は画素部16のG画素のら読み出された信号を蓄積するコンデンサCG1~CG6、20-1はコンデンサCG1~CG6から信号を水平出力線に出力するためのトランジスタTG31~TG36、21-1,21-2は出力アンプである。

【0016】また図3中、下方にはR, B画素の信号を 読み出す回路が配され、18-2は画素部16のB, R 画素からの信号を読み出すためのトランジスタTB21, TB22, TB25, TB26, TR23, TR24, TR27, TR28、 19-2は画素部16のR, B画素から読み出された信 号を蓄積するコンデンサCB1, CB2, CB5, CB6, CR 3, CR4, CR7, CR8、20-2はコンデンサCB1~CR 8から信号を水平出力線に出力するためのトランジスタ TB31, TB32, TB35, TB36, TR33, TR34, TR37, TR38、22-1, 22-2は出力アンプである。V1 ~V4は画素部16のそれぞれ2水平ラインの画素行を 制御する信号、SW0~SW4はトランジスタ17を制御 する信号、φTS1, φTS2はトランジスタ18-1, 18 -2を制御する信号、h11~h28はトランジスタ20-1, 20-2を制御する信号を示す。

(13B) は空間的に重複している。また、12は加算 【0017】次に上記読み出し回路の動作について説明モード上では加算が行われない画索を示しており、この 50 する。図4は上記回路構成図に基づく加算モードにおけ

るタイミング図であり、図5は全画素読み出しモード時 のタイミング図である。

【0018】図4における加算モードの読み出しタイミングでは、まず、信号V1がHレベルとなることにより始めの2Hライン (2水平ライン) 分が選択される。その中で信号SW0, SW4がHレベルとなり、トランジスタTG11, TG14がONする。そして、信号 $\phi$ TS1がHレベルとなることによって、トランジスタTG21, TG24がONし、2Hライン分で加算に必要な、(第1行,第1列)目のG画素と(第2行,第2列)目のG画素からの画素情報が電荷としてコンデンサCG1, CG4に蓄積される。また、信号 $\phi$ TS1がHレベルとなることによって、トランジスタTB21, TR23, TB25, TR27がONし、(第2行,第1列)目のB画素、(第1行,第2列)目のR画素、(第2行,第3列)目のB画素、(第1行,第4列)目のR画素からの画素情報が電荷としてコンデンサCB1, CR3, CB5, CR7に蓄積される。

【0019】次に信号V2がHレベルとなることによっ て、次の2Hライン分が選択される。その中で信号SW 1、SW3がHレベルとなりトランジスタTG12, TG15が 20 ONしている時に、信号 oTS2がHレベルとなることに よって、その2Hライン分で加算に必要な、(第4行, 第4列) 目のG画素と(第3行, 第3列) 目のG画素か らの画素情報が電荷としてコンデンサCG2, CG5に蓄積 される。また、信号 o TS2がHレベルとなることによっ て、トランジスタTB22, TR24, TB26, TR28がON し、(第4行, 第1列)目のB画素、(第3行, 第2 列) 目のR画素、(第4行,第3列)目のB画素、(第 3行、第4列)のR画素からの画素情報が電荷としてコ ンデンサCB2, CR4, CB6, CR8に蓄積される。最終的 に、各コンデンサに蓄積された電荷が信号 h11, h12と 信号 h 14, h 15を同時にHレベルとすることで水平出力 線上で加算が行われ、コンデンサCG1, CG2, CG4, C G5からの信号の加算信号がアンプ21-1を通してセン サーの外にG加算信号として伝送される。また、信号h 23, h24, h27, h28を同時にHレベルとすることで、 コンデンサCR3, CR4, CR7, CR8からの信号の加算信 号がアンプ22-1を通してセンサーの外にR加算信号 として伝送され、信号h21, h22, h25, h26を同時に Hレベルとすることで、コンデンサCB1, CB2, CB5, CB6からの信号の加算信号がアンプ22ー2を通してセ ンサーの外にB加算信号として伝送される。このサイク ルを1サイクルとして機能し、水平4Hライン分を次々 に加算し、最終的に画素部16の最終ライン分まで読み 出していく。

【0020】次に図5におけるタイミング図を使って、 全画素読み出しモードの読み出し方を説明する。まず信 号V1がHレベルとなることにより始めの2Hライン分 が選択される。その中で信号SW0、SW2、SW3が Hレベルとなることで、それぞれに対応したトランジス 50 用メモリCT2にノイズ信号を蓄積する。また、転送用

タTG11, TG13, TG15, TG16がONする。さらに、その中で信号 $\phi$ TS1がHレベルとなることによって、トランジスタTG21, TG23, TG24, TG26がONし、(第1行, 第1列)目のG画素、(第2行, 第2列)目のG画素、(第2行, 第4列)目のG画素からの画素情報が電荷としてそれぞれのコンデンサCG1, CG3, CG4, CG6に電荷が蓄積される。また、信号 $\phi$ TS1がHレベルとなることによって、トランジスタTB21, TR23, TB25, TR27がONし、(第2行, 第1列)目のB画素、(第1行, 第2列)目のR画素、(第2行, 第3列)目のB画素、(第1行, 第4列)目のR画素からの画素情報が電荷としてコンデンサCB1, CR3, CB5, CR7に蓄積される。

6

【0021】 コンデンサに蓄積されたG信号はXアドレス選択部の信号 h11, h13, h14, h16により順次出力される。同様にB信号はh21, h25により、R信号はh23, h27により順次出力される。

【0022】図6はインターレース表示を考慮した加算モードによる読み出し方を示す概念図である。図6 (a)にはodd(奇数)フィールド、図6(b)にはeven(偶数)フィールドにおける加算の仕方を示しているが、どちらもセンサーの中のある同じ領域を示している。なお図1(a)では読み出しを行わない画素は点線で示したが、図6(a),(b)では読み出しを行わない画素は示されていない。

【0023】まず、図6(a)に示すoddフィールドでは4Hライン分のR,G,Bを用いて表示1Hを作成し、順々に走査を行っていく。その次のevenフィールドではoddフィールドの時とは2Hライン分ずらした4H30ラインで表示1Hラインを構成する。これらのフィールドを交互に走査することによってインターレース表示に対応する。

【0024】次に画素部の構成例について説明する。

【0025】図7はCMOSセンサーおよび読み出し回 路を示す回路図である。CMOSセンサーは各画素アン プのバラツキとゲート部のリセットノイズがあるのでそ のノイズを除去するため出力部に信号用メモリCT1と ノイズ用メモリCT2を設けて、減算処理によりノイズ を除去している。ノイズ用メモリCT2とこのノイズ用 40 メモリCT 2に接続されるトランジスタとを追加するこ とで図3に示す読み出し回路を構成することができる。 【0026】図7において、破線領域はCMOSセンサ 一の一画素部を示し、PDはフォトダイオード、MTXは 転送用トランジスタ、MRESはリセット用トランジス タ、MSELは画素アンプとなる増幅用トランジスタ、MS ELは画素を選択する選択用トランジスタである。リセッ ト用トランジスタMRES、MRVをオンして画素部および 垂直出力線のリセットを行った後に画素アンプ、選択用 トランジスタMSEL、トランジスタMCT2を介してノイズ

トランジスタMTXをオンして、フォトダイオードPDか ら光電変換された信号が画素アンプとなる増幅用トラン ジスタMSELのゲートに転送され、画素アンプ、選択用 トランジスタMSEL、トランジスタMCT1を介して信号用 メモリCT1 にノイズ信号成分を含む信号を蓄積す る。そして、信号用メモリCT1に蓄積されたノイズ信 号成分を含む信号と、ノイズ用メモリCT2に蓄積され たノイズ信号とを水平出力線に出力し、減算処理して画 素アンプのバラツキとゲート部のリセットノイズ等のノ イズ成分が除去された信号を得る。 φSEL、 φTX、 φRE EL、転送用トランジスタMTX、リセット用トランジスタ MRES、MRV、トランジスタMCT1、MCT2を制御する制 御信号である。また、トランジスタMLは画素アンプMS Fの負荷である。 øLはøSELと共通に駆動するか、常に Hレベルとして抵抗としても良い。

【0027】なお、画素部は複数の光電変換部に対して 1つの共通アンプを設けるようにしてもよい。図8は共 通アンプ画素の例を示す図である。図8に示すように、 a11, a12, a21, a22は各画素の光電変換部となるフ ォトダイオード、MSFは共通アンプとなる増幅用トラン ジスタ、MTX1~MTX4はフォトダイオードに蓄積された 信号電荷を共通アンプの入力部となるフローティングデ ィフュージョン領域(FD領域)に転送する転送用トラ ンジスタ、MRESはFD領域をリセットするリセット用 トランジスタ、MSELは共通アンプ画素を選択する選択 用トランジスタである。トランジスタMSF、MSELはソ ースフォロア回路を構成する。かかる共通アンプ画素は 4つのフォトダイオードからの信号が共通アンプを介し て出力され、4 画素で一つの単位セルを構成する。1 つ 30 の画素はフォトダイオード、転送用トランジスタを含 み、共通アンプ、リセット用トランジスタ、選択用トラ ンジスタからなる共通回路の一部を含んでいる。フォト ダイオードall, a22にGフィルター、フォトダイオー ドa21にBフィルター、フォトダイオードa12にRフィ ルターを配し、転送トランジスタMTX1, MTX4をオンす ると、フォトダイオードa11とフォトダイオードa2 2からの信号が共通アンプのゲートで加算することも可 能となる。

【0028】図9は本発明のシステム構成を示す図であ 40 る。ここで光電変換は被写体からの光が絞り羽31を通り、レンズ32によりカラーフィルターを有した撮像素子34へ結像されることで行われる。なお33はモアレ等を防ぐために光の高域をカットする光学ローパスフィルター、色補正フィルター、及び赤外線カット用のフィルター等が組み合わされたフィルター群である。

【0029】撮像素子34で光電変換された光信号は、 タイミングジェネレータ(TG)38からの信号により Xアドレス選択部36及びYアドレス選択部35で2次 元で画素位置選択が行われ、タイミング調整部37に読 50

み出される。このタイミング調整部37では撮像素子34からの出力(1~複数本)のタイミング調整が行われる。そして、光電信号はAGC40により電圧を制御され、A/D変換器41でデジタル信号に変換される。

[0030] カメラDSP42は、動画または静止画の画像処理を行う。またMPU44はこの画像処理の際に使われるパラメータをカメラDSP42に設定したり、AE、AF処理を行ったりする。

【0031】画像処理する際の一時的な記憶領域として 10 DRAM43が用いられ、不揮発性の記憶領域として画 像記録媒体48が用いられる。画像記録媒体48は例え ば、スマートメディア、磁気テープ、または光ディスク 等である。

【0032】この画像処理後の表示を行うためにビデオエンコーダー45、及びCRT46等が設けられている。またビューファインダー47は例えぼLCDのようなもので画像記録媒体48に記憶する前に被写体を確認したりするために用いられる。これらの出力装置はCRT46及びビューファインダー47に限らずプリンタ等20を用いても良い。

【0033】本発明では、撮像素子34において、加算読み出しモードと全画素読み出しモードを切り替える場合には、MPU44がモードを判断し、出力装置(CRT46、ビューファインダー47)、力メラDSP42、画像記録媒体48、AGC40、TG38等にそれぞれのモードに対応した信号を送る構成を取る。ここでTG38には動画・静止画により図4、図5に示したようなタイミングを切り替える。またカメラDSP42には、どちらのモードでも信号出力の順序が、同じ構成を取れるのでモード別に処理そのものを変える必要がない。

[0034]

【発明の効果】以上説明したように、本発明によれば、 以下のような効果を得ることができる。

- ・画像の解像度に支配的にであるG(緑)情報を最近接 画素である斜め2画素という加算方式を取ることがで き、比較的、解像度を落とさずに画像を提供することが でき、またR、Bに関しては4画素加算を行うことによ り水平方向、垂直方向のモアレを低減することができ
- ・読み出した信号に対応するカラーフィルターの色の順序が、加算した場合と加算しない場合とで同じであるために、DSPにおける信号処理回路を共有化することができ簡単な回路構成で本発明の目的を達成できる。
- ・従来あるような間引きを行わなわず、センサー内で信号を加算して動画を作成するため、間引きに見られるようなモアレを低減することができ、鮮明な動画映像を提供することができる。

【図面の簡単な説明】

【図1】本発明に基づく加算方式の概念図である。

10

9 【図2】本発明に基づく他の加算方式の概念図である。

【図3】図1の加算方式を実現するため概略的な読み出 し回路の回路構成図である。

【図4】上記読み出し回路に基づく加算モードにおける タイミング図である。

【図5】上記読み出し回路に基づく全画素読み出しモー ド時のタイミング図である。

【図6】インターレース表示を考慮した加算モードによ る読み出し方を示す概念図である。

【図7】 CMO S センサーおよび読み出し回路を示す回 10 13B, 15B 加算するB画素 路図である。

【図8】共通アンプ画素の例を示す図である。

【図9】本発明のシステム構成を示す図である。

【符号の説明】

10 ベイヤー配列の画素部

11 加算するG画素


12 加算モード上では加算が行われない画素

12G, 12R, 12B 加算モード上では加算が行わ れないG, R, B画素


13R, 15R 加算するR画素

14 ベイヤー配列


### 【図1】




【図2】




【図3】










【図9】



# フロントページの続き

(72)発明者 光地 哲伸 東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内 F ターム(参考) 5C065 AA01 AA03 BB13 BB30 CC01 CC07 CC08 DD02 DD17 EE05 EE06 GG10 GG11 GG13 GG18 GG21 GG26 GG32